当前位置:

OFweek人工智能网

核心硬件

正文

人工智能应用大猜想 AI技术能否完成IC设计工程师的工作?

导读: 想必也有不少人会好奇,那IC设计服务公司可否利用AI的技术来帮客户做设计呢?这是很有前瞻性的好问题,我也会乐观地认为答案是肯定的。我们先来重点式地回顾一下IC设计技术30多年来的的演进。

人工智能应用大猜想 AI技术能否完成IC设计工程师的工作?

  我在上篇短文“IC设计服务可以进入AI市场吗?”乐观地认为会有越来越多在AI领域的系统厂商为了客制化的功能以及性能/功耗的需求而开发ASIC芯片。除了少数传统IDM ASIC厂商之外,专业做IC设计服务的领导厂商将会是很好的选择伙伴。想必也有不少人会好奇,那IC设计服务公司可否利用AI的技术来帮客户做设计呢?这是很有前瞻性的好问题,我也会乐观地认为答案是肯定的。我们先来重点式地回顾一下IC设计技术30多年来的的演进。

80年代做过IC设计的老工程师应该还记得早期逻辑电路(schematic)及物理布局(layout)都是透过交互式的编辑软件工具,在计算机屏幕上编辑(画)出来的。由于自动化程度不高,也只能设计如电子表IC或电子计算机IC的简单芯片。当时大多数的IDM内部都有CAD团队开发简单的计算机辅助设计工具,如仿真(Simulation)、延迟计算器(Delay Calculator)、自动布局绕线(Auto Place and Route)工具等,提高IC设计自动化及生产力以善加利用因制程演进而倍增的晶体管或逻辑闸数量。

90年代起EDA产业蓬勃发展,自动化工具也有了突破性的创新。合成电路(Synthesis)技术取代了手画电路,成为逻辑电路设计最核心的一环。静态时序分析(Static Timing Analysis)用来检查逻辑闸之间的时序正确性。形式验证(Formal Verification)的技术可以确保合成后的电路和原先的设计功能一致。ATPG/DFT等技术提高了电路仿真的完整度及可测性,布局绕线(APR)算法也不断改良,大幅缩小设计周期及芯片面积。另外还有其它工具各有其重要功能,目的都是希望确保芯片出厂之后所有功能特性都可符合原先的设计,并且能以高良率大量生产。

由于制程随著摩尔定律(Moore’s Law)持续的演进,单位面积的晶体管数不断的增加,IC的复杂度/集成度以及性能/功耗规格也跟著不断提升,现有的IC设计技术及EDA工具似乎很难应付新一代的设计要求。比如说复杂度大于十亿闸数、高速传输超过每秒100Gb、操作电压接近或低于临界(threshold)电压的设计。

新的课题有待新的技术甚至全新的方法来解决。最近AI技术在其它领域颇多振奋人心的进展,有些EDA公司已投入资金与人力,研究如何利用AI技术开发出更具智能的设计工具。

IC设计服务公司虽仍需仰赖EDA伙伴的软件工具,但有一个特别的优势,就是每天处理巨大的设计数据,可以根据不同IC的应用(domain),经由深度学习技巧分析归纳出一些聪明的设计流程(methodology)。比如说,根据应用的特性及架构,分析关键路径时序(critical path timing)并自动设定或调整时序限制(timing constraint),或预测布局绕线时可能出现的壅塞(congestion)而弹性预留足够的空间;或透过预先嵌入的变异监控管理(Variation Management)机制,做到芯片的自我评等(self-binning)及自我补偿/校准(self-calibration)。最终将每次设计的经验数据再反馈回历史资料库,作为未来设计最佳「配方」的参考。

这样一来,IC设计工程师的工作是否会被AI技术取代呢?从过去演进的过程观察,自动化及智能化的提升似乎永远赶不上芯片复杂度及规格要求的增加,IC设计产业永远都需要更多具有更高阶技能的工程师来完成下一代更复杂的芯片。

声明: 本文由入驻OFweek公众平台的作者撰写,观点仅代表作者本人,不代表OFweek立场。如有侵权或其他问题,请联系举报。

我来说两句

(共0条评论,0人参与)

请输入评论

请输入评论/评论长度6~500个字

您提交的评论过于频繁,请输入验证码继续

暂无评论

暂无评论

X
文章纠错
x
*文字标题:
*纠错内容:
联系邮箱:
*验 证 码: